Арифметико-логический блок

Как выбрать компьютер Центральный процессор выполняет команды и обрабатывает данные, представленные в различных форматах и системах счисления. Наибольшая нагрузка при вычислениях ложится на арифметикологический блок.
Этот блок предназначен для логической и арифметической обработки двоичных данных, представленных в форме чисел с фиксированной и плавающей запятой, двоичнокодированных десятичных и символьных данных. В ходе обработки информации БАЛ формирует признак результата (код условия) и вы дает его для записи в разряды 34, 35 регистра слова состоя ния программы. При обработке десятичных данных на входа БАЛ проверяется правильность исходных кодов чисел. Блок поз воляет осуществлять параллельную обработку 32разрядных one рандов, которые могут быть либо двоичными, либо двоичнодеся тичными числами, содержащими по 8 двоичнокодированных деся тичных цифр. Управление работой БАЛ микропрограммное. Бло состоит из восьми ТЭЗ «АЛУ», двух ТЭЗ «Переносы АЛУ» и одного ТЭЗ «Ноль сумматора».
Использование БАЛ в процессоре с магистральной структурой определило ряд его особенностей. Так, наличие в магистральных коммутаторах элементов памяти, запоминающих и сохраняющих
в течение такта работы поступившую в них информацию, обеспечивает работу комбинационных схем БАЛ без традиционных входных регистров. Возможности ключевых схем входов и выходов операционных регистров, регистров общего назначения и регистров плавающей запятой, допускающих обращение одновременно по трем адресам (например, два для чтения, один для записи), позволяют выдавать результат обработки информации в БАЛ непосредственно на магистраль Ml без промежуточных коммутаторов и применения вспомогательного выходного регистра — аккумулятора. Отсутствие традиционных схем сдвига выходной информации обусловлено наличием в процессоре отдельного быстродействующего блока сдвига.
В состав БАЛ входят (смотреть статью под номером 36) узел арифметикологический (АЛ), узел контроля (УК), узел управления (УУ), узел формирования признака результата (УФПР).
Информация, подлежащая обработке, поступает на входы БАЛ со второй (первый операнд) и с третьей (второй операнд) информационных магистралей ЦП. Преобразование информации осуществляется комбинационными схемами БАЛ. Результат выдается на первую информационную магистраль не позднее чем через 120 не после поступления входных операндов.

Сумматорпреобразователь СМ осуществляет непосредственные преобразования 32разрядных операндов, поступающих на его входы. СМ выполнен на восьми четырехразрядных интегральных микросхемах К155КПЗ повышенной степени интеграции (п. 1.5). Вид обработки (арифметический или логический) и выполняемая функция задаются микропрограммно полями М и S РМК1 (п. 3.5). Значение одноразрядного поля М поступает на входы М, а четыре разряда поля S — на входы S0—S3 всех микросхем, составляющих СМ. Значение входного' переноса СМ задается специальным микроприказом для каждого такта работы. Перечень операций, выполняемых БАЛ, при, веден в смотреть статью под номером 7.
Для повышения быстродействия СМ содержит также в своем составе схему полного предварительного просмотра и генерации межгрупповых переносов. Эта схема обеспечивает подачу входных переносов в каждую ИС К155ИПЗ не позже, чем через 30 не после выработки микросхемой на выходах Р и G признаков этих переносов.
Схема установки и хранения переноса обеспечивает подачу на вход сумматора заданного микропрограммой значения ПСМ, а также хранение выходного переноса из сумматора, полученного в результате операции. Последнее необходимо, когда в БАЛ обрабатываются операнды длиной более 32 разрядов, например, 64разрядные числа с плавающей запятой, десятичные операнды, размещающиеся в полях, длина которых превышает формат слова и т. п.
Как следует из смотреть статью под номером 7, БАЛ обеспечивает также сложение и вычитание операндов; представленных в двоичнокодированном десятичном коде. Корректировка результата осуществляется по управляющему сигналу коррекции «+10» и выполняется схемой 2 десятичной коррекции. Необходимость этого объясняется тем, что при десятичном сложении один из операндов (безразлично который) должен быть представлен в коде «с избытком 6». Это означает, что к каждой десятичной цифре должно быть заранее прибавлено число 6. Внесение избытка необходимо для организации переноса в старшую десятичную цифру, если сумма в соседней младшей превысит число 9. Если же сумма не превышает 9, то результат в данной тетраде получается на 6 больше истинного. Схема десятичной коррекции обеспечивает вычитание числа 6 (или прибавление числа 10, что эквивалентно) из тех десятичных цифр результата, из которых не было переноса. Корректировка производится непосредственно после получения результата на выходе сумматора в том же такте обработки. При вычитании десятичных чисел коррекция какойлибо цифры производится при наличии заема из соседней старшей цифры также вычитанием числа 6. Во всех случаях коррекция выполняется логическими схемами без применения дополнительных сумматоров. При обработке двоичных данных схема десятичной коррекции не оказывает влияния на получаемый результат.
С выхода узла АЛ результат поступает на магистраль Ml через вентильную схему 3. Так как сумматор комбинационный, то на его выходе всегда присутствует результат обработки чисел, находящихся на М2 и МЗ. Одной из комбинаций разрядов управляющей функции (S.= D) запрещается подключение выхода АЛ к Ml. При этом признак результата операции все же вырабатывается в РССП. Такой режим используется в операциях сравнения, где нужен только признак результата. При выполнении сравнения магистраль Ml свободна для пересылок информации и используется для реализации какойлибо параллельной ветви алгоритма. Сигнал запрета вырабатывается схемно также при наличии одного из микроприказов чтения на Ml содержимого РИП или РОП.
Признак результата операции вырабатывается при выполнении многих команд ЕС ЭВМ. Обычно он формируется совместно с результатом. Однако в ряде команд этот признак сам по себе является. Высокая достоверность результатов обработки информации обеспечивается узлом контроля. Особенности связи БАЛ с магистралями процессора и построения аппарата преобразования обусловили необходимость применения нескольких методов контроля. БАЛ оснащен схемами 6 контроля входных данных, схемой 4 поразрядного сравнения результатов и схемами 5 формирования и коррекции контрольных разрядов результата. Во входных и выходных цепях БАЛ используется метод контроля информации по mod2, что отвечает общим принципам контроля передачи информации в ЦП. Преобразование информации контролируется путем дублирования аппарата преобразования и последующего сравнения результатов. Основной и контрольный сумматоры (СМ и КСМ) включены параллельно и работают одновременно. При несовпадении значений хотя бы в одном разряде результатов сумматоров вырабатывается сигнал ошибки от тетрадной группы, в которую входит этот разряд. Это позволяет кроме проверки исправности самих микросхем К155ИПЗ контролировать также и работу схем формирования переносов и тракты их соединения с сумматором. Достоверность поступающей на обработку информации обеспечивается входными схемами потетрадного контроля. В случае несовпадения четности какойлибо тетрады с сопровождающим ее контрольным разрядом вырабатываются сигналы ОШ ВХА или ОШ ВХВ. Сигналы ошибок вырабатываются для каждой отдельной тетрады по каждому из входов А и В. Наличие тетрадного контроля входной информации и результата обработки позволило повысить степень локализации места неисправности, поскольку привязанный к конкретной тетраде сигнал ошибки значительно сужает область поиска.
Результат обработки поступает на магистраль Ml вместе с контрольными битами, сформированными соответствующими схемами БАЛ. Выработка их производится параллельно с работой схемы десятичной коррекции результата. При коррекции десятичного результата его четность может измениться. Поэтому для такого случая предусмотрена дополнительная коррекция контрольных битов. Контрольные биты тетрад результата поступают в магистральный коммутатор КМ1, где они преобразуются в контрольные биты байт числа на магистрали. Для ускорения процессов формирования и коррекции контрольных разрядов рассматриваемые схемы выполнены на элементах с тремя состояниями.
К средствам обеспечения достоверности информации относятся также схемы проверки правильности десятичных данных 7. Десятичные данные, поступающие на входы БАЛ, постоянно проверяются на правильность кодов десятичных цифр (кодами десятичных цифр являются 0000—1001). Если значение кода хотя бы| одной из тетрад по любому из входов А или В превышает 1001,з вырабатываются сигналы ОШ ДАН М2 или ОШ ДАН МЗ. Сигналы] используются для прекращения выполнения команды и возбуждения процедуры обработки прерывания по особому случаю в данных.
Управление работой БАЛ осуществляется узлом управления. На его вход поступает управляющая информация из РМК (микроприказы) и синхроимпульсы из блока синхронизации. Управляющая информация определенным образом перерабатывается и в виде внутренних управляющих сигналов поступает на схемы блока. Так, в зависимости от заданной функции, в нужной временной последовательности включаются схемы коррекции формирования признаков, установки переносов и т. п.

Желательно оставить комментарий, также можно поставить трэкбек со своего блога или сайта.

Написать сообщение

Яндекс.Метрика