Блок сдвига информации

как подобрать оперативную память

Этот блок предназначен для сдвига информации при выполнении команд сдвига (пп. 6.1, 8.5), при выполнении операций умножения и деления (гл. 6.7), при выравнивании операндов в операциях десятичной арифметики (гл. 9) и операциях логической обработки (гл. 8). Блок сдвига также интенсивно используется при выполнении других микропрограмм.

Блок сдвига (БРСДВ) состоит из (смотреть статью под номером 37) двух 32разрядных регистров сдвига РСДВ1 и РСДВ2, двух 32разрядных регистров сдвига операционных РСД01 и РСД02, узлов управления этими регистрами, 4разрядного регистра результата деления (РРД), 5разрядного регистра параметра сдвига РПС со схемой приоритета и узла параметра нормализации (ПНЛ). Регистры РСДВ и РСДО могут работать автономно или совместно. Эти регистры иногда называют основным и дополнительным сдвигателями.
Регистры РСДВ предназначены для выполнения арифметических и логических сдвигов 64разрядных слов [а. с. 591078 (СССР)].

Сдвиги могут быть фиксированными на 1, 2, 4, 8 и 16 разрядов, причем сдвиги на 1, 2, 4 и 8 выполняются за один машинный такт, а сдвиг на 16 — за два. Они могут осуществляться Также по параметру сдвига на любое заданное число разрядов в пределах от 1 до 31 за один или несколько тактов в зависимости от значения параметра. Сдвиг более чем на 31 разряд(N > 31) выполняется в два этапа. Сначала микропрограммно пересылается либо младшее слово на место старшего (при сдвигах влево), либо старшее слово на место младшего (при сдвигах вправо), а затем производится сдвиг в соответствии со значением параметра влево или вправо на п = N — 32 разряда. Значение сдвига, равное или меньшее 31, перед сдвигом запоминается в РПС.
Регистры сдвига имеют непосредственные информационные связи с магистралями М2 и МЗ. Связи с РСДО и РРД осуществляются через схему управления РСДВ.
При логических сдвигах влево в освобождаемые справа разряды вдвигаются нули, которые формируются в РРД. При логических сдвигах вправо в освобождаемые слева разряды вдвигаются нули, которые формируются схемой управления РСДВ.
При арифметических сдвигах вправо в освобождаемые слева разряды распространяется значение знакового разряда сдвигаемой информации. При сдвигах в операции умножения с фиксированной запятой в освобождаемые старшие разряды распространяется значение переноса сумматора. Запоминание значений знака или переноса и их распространение осуществляет схема управления РСДО.
При арифметических сдвигах влево схема управления РСДВ запоминает значение знакового разряда перед сдвигом и восстанавливает его на М2 [0] после окончания сдвига. В освобождаемые справа разряды вдвигаются нули, которые формируются в РРД.
Операционный сдвигающий регистр РСДО предназначен для выполнения арифметических и логических сдвигов 64разрядного слова на два и четыре разряда влево и вправо [А. с. 585755 (СССР) ]. Он имеет непосредственные связи с магистралями Ml и М2 и со схемой управления РСДО. Связь с РСДВ осуществляется через схему управления РСДВ.
Арифметический сдвиг применительно к РСДО заключается в сохранении значения старшего (знакового) разряда при сдвигах вправо и влево; при сдвиге знак не распространяется. Это связано с тем, что арифметический сдвиг РСДО используется при обработке операндов в командах с плавающей запятой, где вслед за знаковым разрядом расположены разряды характеристики и в распространении значения знакового разряда нет необходимости. Сохранение значения знакового разряда и его восстановление после сдвига осуществляет схема управления РСДО.
Предусмотрена возможность синхронной работы РСДВ и РСДО под действием микроприказов управления работой РСДВ. При такой работе оба сдвигателя могут работать либо как автономные, т. е. без перехода информации из одного в другой, либо совместно, 76 т. е. с переходом информации из одного сдвигателя в другой. При автономной работе кроме синхронного сдвига работа сдвигателей не отличается от описанной Еыше. При совместной работе переход информации из РСДО в РСДВ при сдвигах вправо и из РСДВ в РСДО при сдвигах влево происходит через схему управления РСДВ. При этом число разрядов сдвигателя увеличивается до 128. Сдвиги 128разрядных слов имеют место в операциях с плавающей запятой и десятичной арифметики. При выполнении этих операций используется также специальный режим блокировки записи в РСДО, осуществляемый микропрограммно.
Узел параметра нормализации ПНЛ предназначен для опреде* ления параметра нормализации в операциях q плавающей запятой.
Регистр результата деления кроме описанных выше функций формирует значения очередных разрядов частного. При этом они вдвигаются со стороны младших разрядов в РСД02.
Для осуществления сдвига информации параметр сдвига раз* бивается на фиксированные величины, кратные степени 2, т. е. 24, 23, 22, 21, 2°, и преобразуется в пятиразрядный код сдвига. Каждый из разрядов этого кода задает сдвиг соответственно на 16, 8, 4, 2 и 1 разряд. Так, например, код 10010 означает сдвиг на 18 разрядов. Сдвиги на 1, 2, 4 и 8 разрядов выполняются за один машинный такт, сдвиг на 16 разрядов выполняется как два сдвига по 8 разрядов за два машинных такта. Код сдвига заносится в РПС [0/4]. По величине кода и направлению сдвига формируются сигналы управления сдвигом в РСДВ. Код сдвига может быть задан микропрограммно или сформирован в ходе выполнения микропрограммы по виду операндов или их расположению в ОП. Регистр параметра сдвига выполнен на RSтриггерах, выходы которых через схему приоритета подключены к схеме управления РСДВ. Первым обслуживается сдвиг на 1 разряд, затем — на 2 разряда и т. д. Каждый триггер в РПС, соответствующий фиксированному сдвигу на определенное число разрядов, сбрасывается после выполнения этого сдвига и разрешает прохождение разрешающего сигнала сдвига со следующего триггера. Нулевое состояние РПС означает, что все сдвиги выполнены. При этом формируется сигнал окончания выполнения сдвига на требуемое число разрядов.
Для задания типа и направления сдвига в микропрограммах используются следующие микроприказы: сдвиг правый логический СДВ ПР ЛОГ, сдвиг левый логический СДВ ЛЕВ ЛОГ, сдвиг правый арифметический СДВ ПР А, сдвиг левый арифметический СДВ ЛЕВ А. Величины сдвига задаются микроприказами: СДВ1, СДВ2, СДВ4. При этом по одному из последних трех микроприказов устанавливается в единицу соответствующий разряд РПС. Этот способ задания сдвига очень широко используется в самых разнообразных микропрограммах и, в частности, в операциях умножения (деления), в операциях упаковки (распаковки).
Сдвиг может быть задан микропрограммно еще и таким образом: код, соответствующий величине сдвига (например, код позиции байта, хранящийся, в одном из РОП), предварительно считывается на Ml [27/31 ], а затем микроприказом РПС := Ml [27/31 ] записывается в РПС. Направление и тип сдвига задаются соответствующими микроприказами.
Код параметра сдвига вместе с сигналами направления сдвига может быть сформирован в процессе выполнения микропрограммы в зависимости от ряда условий. Такой способ задания сдвига применяется, в частности, для выравнивания операндов при обработке данных переменной длины. Величина сдвига может быть задана в командном слове команд сдвига и через Ml [27/31] записана в РПС.
Данные переменной длины расположены в оперативной памяти произвольно, начиная с любого байта. Перед обработкой их необходимо выравнять, т. е. совместить крайние байты операндов перед подачей на аппаратуру обработки. При этом удобно выравнивать второй операнд по первому, так как тогда результат автоматически оказывается выравненным по границам первого операнда .в ОП, на место которого он и записывается. Выравнивание может быть или по правой границе (при сложении, вычитании, сравнении десятичных данных) или по левой (например, при делении).
Поскольку границы операндов могут располагаться в любых байтах слова, то возможны 16 вариантов их взаимного расположения.
Для вычисления параметра выравнивания служит комбинационная схема, вычисляющая параметр и засылающая его в сдвигатель для отработки. Кроме величины сдвига схема вырабатывает и признак его направления, так как граница одного операнда может быть как левее, так и правее границы другого в пределах слова.
Исходными данными для вычисления параметра сдвига и его направления служат два последних разряда адреса обоих операндов, которые определяют позицию байта в слове. При этом при выравнивании по правым границам используются .адреса последних байт (код крайнего правого байта — КПБ), а при выравнивании по левым границам — адреса начальных байт (код крайнего левого байта — КЛБ). Для установки требуемого параметра сдвига адреса первых (последних) слов операндов считываются на М2 [8/31 ] и МЗ [8/31 ], при этом КЛБ (КПБ) операндов оказываются в позициях М2 [30/31] и МЗ [30/31]. Значение параметра сдвига и его направление вычисляются комбинационной схемой в соответствии с смотреть статью под номером 9.
Адрес операнда, относительно которого происходит выравнивание, размещается на М2, а адрес выравниваемого операнда — на МЗ. В РПС параметр сдвига заносится микроприказом РПС := ПСДВ, а направление и тип сдвига запоминаются на специальных триггерах. Согласно архитектуре ЕС ЭВМ минимально,
адресуемой единицей информации является байт, поэтому сдвиг при выравнивании может быть на 8, 16 или 24 разряда два разряда, то в каждом из регистров А и Б имеются по четыре элемента МФЭ. Цифрами 1, 2 и 3 обозначены входывыходы Ml, М2 и МЗ элемента, а цепи записи и чтения объединены общей цепью «Управление». Регистры А и Б отличаются соединением входоввыходов МФЭ с разрядами магистрали М [п]—М [л + П. Регистр А реализует сдвиги на 1 и 2 разряда, а регистр Б — на 4 и 8 разрядов в соответствии с смотреть статью под номером 11.
Стыковочные концы 0—7 служат для подключения слева и справа аналогичных восьмиразрядных групп для организации 64разрядного РСДВ. Стыковочные концы крайней левой группы Таблица 11 РСДВ1 подключены к схеме управления РСДВ (см. смотреть статью под номером 37), которая в зависимости от режима работы блока сдвига обеспечивает: переход информациииз РСДВ в РСДО и обратно при синхронной совместной работе РСДВ и РСДО; сохранение и восстановление значения знакового разряда при арифметических сдвигах влево; распространение содержимого знакового разряда или значения переполнения сумматора или распространение нулей при сдвигах вправо. Стыковочные концы крайней правой группы j РСДВ2 также подключены к схеме управления РСДВ, которая в зависимости от режима работы обеспечивает поступление либо нулей, либо очередных бит результата операции деления из РРД в РСДВ.
Информация, предназначенная для сдвига в РСДВ, предварительно размещается на магистралях М2 и МЗ. Сдвиг происходит в несколько этапов: информация, считанная на М2 и МЗ в первом полутакте, во втором полутакте записывается с магистралей М2 и МЗ в сдвиговый регистр А (Б) «прямо» или «со сдвигом». В первом полутакте следующего такта информация читается на магистрали ' М2 и МЗ из регистра А (б) также «со сдвигом» или «прямо». Таким образом происходит один фиксированный сдвиг и при этом сбрасывается соответствующий разряд в РПС. Если общий сдвиг, соответствующий величине параметра сдвига, должен быть выполнен за несколько фиксированных сдвигов, то рассмотренные циклы продолжаются до тех пор, пока содержимое РПС не станет равным нулю. Такой сдвиг происходит за несколько тактов, и продвижение микропрограммы блокируется до тех пор, пока не поступит сигнал о нулевом значении РПС. Информация из сдвигателя по соответствующим микроприказам может быть считана на М2 и МЗ как одновременно, так и раздельно. После сдвига информация сохраняется в РСДВ и до задания следующего сдвига чтение на М2 и МЗ может быть произведено либо сразу, либо спустя несколько тактов; возможно также многократное чтение из РСДВ.
Контроль операции сдвига в РСДВ осуществляется вычислением контрольных бит сдвинутой информации по значению исходных операндов, направлению и величине сдвига. На смотреть статью под номером 40 для примера изображены: сдвигаемый байт (СВБ) информации, тетрада левого байта (ТЛБ), тетрада правого байта (ТПБ). При сдвиге влево на один разряд сравниваются выдвигаемый влево из байта бит СВБ[0] и вдвигаемый в байт бит ПБ[0]. Если их значения различны, то формируется сигнал коррекции контрольного бита сдвигаемого байта. Откорректированный бит становится контрольным битом результата. При сдвиге влево на два разряда сначала сравниваются выдвигаемый влево из байта бит СВБ'Ю] и вдвигаемый справа в байт бит ПБ[0], затем выдвигаемый влево бит СВБ[1] и вдвигаемый справа бит ПБ[1], а результаты этих сравнений сравниваются еще раз. Результат последнего сравнения служит сигналом коррекции контрольного бита сдвигаемого байта. При сдвиге влево на четыре разряда сравниваются контрольные биты выдвигаемой влево тетрады СВБ Т1 и вдвигаемой справа тетрады ТПБ. Если же происходит сдвиг влево на 8 разрядов, то контрольный бит ПБ становится контрольным битом результата, поскольку сам правый байт становится результатом сдвига. Выработка сигналов коррекции при сдвигах вправо происходит аналогично.
Для крайних байт чисел, находящихся в РСДВ2, имеются дополнительные схемы коррекции значений контрольных разрядов. Для крайнего левого байта такая схема коррекции учитывает либо распространение слева направо нулей или единиц, либо последовательный ввод бит крайнего правого байта РСД02 при сдвигах вправо. Это зависит от вида сдвига и режима работы блока сдвигателей. Эта же схема коррекции учитывает также восстанавливаемое значение знакового разряда при арифметических сдвигах влево. Для крайнего правого байта информации в РСДВ2 аналогичная схема коррекции учитывает либо распространение нулей справа налево, либо ввод очередных бит частного из РРД.
Сдвигатель РСДВ реализован на восьми ТЭЗ РСДВ (по одной восьмиразрядной группе со схемами контроля и коррекции в каждом ТЭЗ, и двух ТЭЗ управления сдвигателем — УСДВ1 и УСДВ2.
В отличие от рассмотренного выше сдвигателя РСДВ сдвигатель РСДО — закрытого типа. Сдвиги на нем выполняются без выхода на внешние информационные магистрали процессора, с использованием только внутренних магистралей самого сдвигателя. Информация, подлежащая сдвигу, записывается в РСД01 и РСД02 с магистралей Ml и М2 (или М2 и Ml) разряд в разряд. После этого производится ее сдвиг. Сдвинутая информация из РСДО разряд в разряд считывается на магистрали Ml и М2.

Рассмотрим функциональную схему организации восьмиразрядной группы РСДО (смотреть статью под номером 41). Регистр РСДО выполнен по двухрядной схеме. Он состоит из регистров X и Y, каждый из которых реализован на элементах МФЭ (К155ХЛ1). На рисунке прямоугольником изображен один разряд такого элемента. В каждом из регистров X и Y содержится по четыре элемента МФЭ, содержащих, в свою очередь, по два разряда. Цифрами 1, 2 и 3 обозначены вхо дывыходы Ml, М2 и МЗ элемента, а цепи записи и считывани объединены общей цепью «Управление». Соединение входоввыхо дов разрядов регистров X и Y производится через внутренни магистрали, не имеющие элементов памяти. При записи информации в РСДО с магистралей Ml и М2 она запоминается в регистре X. Сдвиг выполняется в два этапа. Пусть произведено чтение информации из регистра X через третий входвыход сигналом чтения ЧТЗХ. Поскольку внутренние магистрали не имеют элементов памяти, то в такте чтения одновременно осуществляется запись в регистр Y. Предположим, эта запись происходит через вторые входывыходы МФЭ регистра Y по сигналу ЗП2У". Тогда содержимое, например, [л+ 4] разряда регистра X переместится в [п+2] разряд регистра Y. Далее одновременной подачей управляющих сигналов ЧТЗК и ЗПЗХ информация без смещения пересылается в регистр X. При этом код, возвращенный в этот регистр, окажется сдвинутым относительно исходного на два разряда влево. Сдвинутая информация может быть считана на магистрали процессора Ml или М2. Остальные сдвиги реализуются при комбинации сигналов чтения и записи согласно смотреть статью под номером 12. При сдвигах вправо передача из регистра X в регистр Y осуществляется без смещения, а из регистра Y в регистр X — со сдвигом вправо на два или четыре разряда.
Стыковочные выводы 0—3 слева и справа схемы на смотреть статью под номером 41 служат для подключения аналогичных 8разрядных групп для организации 64разрядного регистра РСДО. Стыковочные выводы левой крайней группы РСД01 подключены к схеме управления РСДО, которая в зависимости от вида сдвига либо обеспечивает вдвижение нулей слева (при логических сдвигах вправо), либо сохранение значения
знакового разряда (при арифметических сдвигах влево и вправо). Сохранение знакового разряда отличает арифметические сдвиги вправо в РСДВ и РСДО. Стыковочные выводы крайней правой группы РСДВ2 подключены к схеме управления РСДО, которая обеспечивает либо вдвижение нулей справа при левых сдвигах, либо переход информации из РСД02 в РСДВ1 и обратно при синхронной совместной работе РСДО и РСДВ.
Ввиду более ограниченных функций РСДО он имеет более простые, чем в РСДВ, средства контроля. Для каждого байта сдвинутой информации формируется контрольный бит, который сопровождает сдвинутую информацию при считывании ее на информационную магистраль из РСДО (т. е. из регистра X). Для коррекции значений контрольных разрядов крайних правого и левого байт информации в РСДО имеются специальные схемы коррекции.
В схеме управления РСДО имеется аппарат блокировки записи информации в этот регистр по микроприказам блокировки записи в операциях с плавающей запятой БЛЗППЛ ;= 1 (п. 7.4) или блокировки записи в десятичных операциях БЛЗПД := 1 (п. 9.3). Признак блокировки запоминается в отдельном триггере, сброс которого происходит по микроприказу сброса блокировки записи СБР БЛ ЗП из микропрограммы операции или по микроприказу АН38 в начале выборки команды (п. 4.4). Установка нается выборка любой команды (п. 4.4). При повторении команды содержимое РАКБ читается на Ml по диагностическому микроприказу Ml : =РАКБ, затем помещается в адресную часть РССП.
РССП может обмениваться 32разрядными словами с магистралями Ml и МЗ для выполнения команд ЗАГРУЗКА ССП (п. 5.2), УСТАНОВИТЬ МАСКУ ПРОГРАММЫ, УСТАНОВИТЬ МАСКУ СИСТЕМЫ, при смене ССП в команде ОБРАЩЕНИЕ К СУПЕРВИЗОРУ и т. д. Обмен может осуществляться также с целью изменения значения различных полей и отдельных разрядов ССП при выполнении микропрограмм тех или иных команд, для анализа значения этих полей и разрядов.
Кроме того, в адресную зону РССП [40/63] можно записать информацию с МЗ [8/31 ]. Это используется в командах перехода (п. 5.1), при повторении команды и др. В частности, при повторении команды после сбоев содержимое РАКБ, считанное на Ml, пересылается через БАЛ на МЗ, откуда записывается в РССП [40/63], обеспечивая повторную выборку команды, в которой произошел сбой. Адресная зона выполнена в виде счетчика. По микроприказам РССП [40/63] •= + 2 и РССП [40/63] := +4 осуществляется указанное увеличение содержимого счетчика, что соответствует продвижению адреса на полуслово или на слово. Одновременно по любому из этих микроприказов в РССП [32/33] записывается КЛК, который вырабатывается схемно в зависимости от формата выбираемой команды.
Занесение в РССП признака результата происходит по одному из сигналов записи признака (см. смотреть статью под номером 8).
Содержимое зоны РССП [8/11], в которой хранится ключ защиты, передается в виде потенциальных сигналов в БУ ОП (п. 3.4), где сравнивается с ключом защиты, хранящимся в памяти ключей защиты (ПКЗ).
Регистр адреса предназначен для передачи в ОП кода адреса команды или данных при обращениях со стороны ЦП. Так же, как и адресная часть РССП, РАП выполнен в виде счетчика, в который поступают адреса с магистралей Ml [8/31 ] и М2 [8/31 ]; содержимое РАП может быть считано на М2 [8/31 ]. Кроме того, адрес в этот регистр может быть записан из адресной зоны РССП [40/63] для выборки команды из ОП. На этапе выборки команды адрес в РАП, так же как и в РССП, может быть продвинут по микроприказам РАП := +2 и РАП : = +4. По микроприказам РАП ;= РССП [40/63] и РАП := РССП [40/63]+2 осуществляется перепись в РАП содержимого адресной части РССП либо без изменений, либо увеличенного на 2. Изменение содержимого РАП происходит также по сигналу запроса выборки (ЗПРВ). По этому сигналу осуществляется передача РАП : = := РССП [40/63], если за командой надо обращаться в ОП. Если же очередная команда или ее часть была выбрана из ОП раньше и теперь находится в регистре хранения команды (РХК), то по микроприказу ЗПРВ осуществляется действие РАП : = 94
: РССП [40/63] 4 2 для довыборки оставшейся части команды из ОП. Реализация РАП и РССП [40/63] в виде регистровсчетчиков позволяет осуществлять продвижение адреса параллельно с работой основного оборудования ЦП, что также повышает общее быстродействие процессора.
При обращении к ОП с пульта управления в РАП передается адрес, набранный на клавиатуре ПУ. Выходы РАП подключены к коммутатору адреса ОП в блоке управления памятью БУ ОП.
Коммутатор адреса передает в ОП либо код адреса процессора из РАП, либо код адреса канала из регистра адреса канала.
Конструктивно БРУ реализован в следующих ТЭЗ: регистр слова состояния программы («РССП [32/39]») — 1 шт., регистр адреса процессора РАП — 5, контроль счетчиков КСТ — 3, счетчик РАП «СТРАП» — 2 шт., «регистр хранения команды» РХК — 3 шт.
В ТЭЗ РССП [32/39 ] реализованы разряды РССП [0/7] вместе с контрольным разрядом байта и РССП [32/39]. Разряды РССП [8/15], РССП [16/23], РССП [24/31] вместе с контрольными разрядами реализованы в ТЭЗ РХК. В каждом из пяти ТЭЗ РАП реализовано по 4 разряда адресных регистров: (РССП [40/63], РАКБ [0/3], РАП 10/31) — (РССП [56/59 ], РАКБП6/19], РАШ16/19]). Последняя тетрада разрядов регистров РССП и РАП выполнена в виде счетчика, построенного на ИС К155ИПЗ и поэтому РССП [60/63 ], РАКБ [20/23] и РАП [20/23] реализованы в ТЭЗ «СТРАП». Контрольные разряды байт реализованы в ТЭЗ КСТ. Организация контроля РАП и РССП аналогична организации контроля СТЦ (п. 2.3).
3.2. СИСТЕМА ПРЕРЫВАНИЙ И ПРИОРИТЕТОВ
Существует 5 классов прерываний' прерывания от ввода-вывода, внешние, при обращении к супервизору, программные и от схем аппаратного контроля. Самым высоким приоритетом обладает запрос на прерывание от схем контроля, сигналом прерывания служит сигнал ошибки (п. 10.1). При этом выполнение текущей команды прекращается. Управление передается блоку диагностики, осуществляющему запись состояния процессора в момент ошибки. При этом состояние магистралей и регистров ЦП записывается в диагностическую область ОП. Затем выполняется ряд диагностических процедур, после чего происходит собственно прерывание от схем контроля, состоящее в замене ССП. Сигналы запросов от остальных источников прерываний поступают в блок обработки прерываний. Он состоит (смотреть статью под номером 51) из регистра фиксации прерываний (РФП), дополнительного регистра фиксации прерываний (РФПД), схемы анализа наличия прерываний, приоритетной схемы и схемы кодирования.
Сигналы прерываний асинхронно и независимо поступают в триггеры трехразрядного регистра РФП, информация из которого для анализа переписывается в четырехразрядный регистр РФПД. В четвертый разряд РФПД из общего канала поступаете синхронно запрос на прерывание от ввода-вывода, минуя РФП.| Разряды РФП и РФПД по классам прерываний распределены: следующим образом: РФП[1] — программные прерывания; РФП [2] — прерывания при обращении к супервизору; РФП [31 — прерывания от внешнего источника; РФПД [4]— j прерывания от ввода-вывода.
РФП И ] устанавливается в единичное состояние либо микроприказами РФШП := 1 и РФП[11 := КДП), когда причина?
прерывания определяется микропрограммно, либо аппарату рно вырабатываемыми сигналами при нарушении защиты памяти, ошибке адресации и неправильной спецификации из БУ ОП; при некорректности данных — из блока анализов; при переполнении с фиксированной запятой — из БАЛ. Одно из программных прерываний — десятичное переполнение (ДП) может быть замаскировано нулевым значением разряда РССП [371 (прил. 7, 8). Схемные сигналы поступают в блок режимов работы, где с помощью шифратора пульта! управления (ШПУ) формируj ются начальные адреса микро
программ прерывания (п. 4.3); О. А.8 — защиты памяти, О. А, 9 ошибки адресации, О. А. А — спецификация, О. А. В — ошибки' данных, О. А. С — переполнения с фиксированной запятой. Все j эти адреса имеют единичное значение разряда 7, поэтому при! названных выше прерываниях сигнал ШПУ[7] из БРР уста1 навливает РФП [1] в единицу.
РФП [2] устанавливается в единичное состояние микропри1 казом РФП [2l:= 1 при выполнении команды ОБРАЩЕНИЕ! К СУПЕРВИЗОРУ.
РФП[3] устанавливается в единичное состояние микроприЛ казом РФП[3];= 1 по окончании микропрограммы обработки! таймера (п. 4.3), а также от кнопки прерывания на пульте управления и сигналами от внешних источников, приходящих по входя ным линиям. Внешние прерывания могут быть замаскировань! разрядом РССП [7].
РФПД [4] устанавливается сигналом РФПД[41:=*1 ия каналов ввода-вывода.
Из приоритетной схемы информация поступает в кодирующую схему. Для выхода на микропрограмму обслуживания соответствующего прерывания (п. 4.3) по сигналу опроса АН42 (3) номер класса прерывания выдается в двоичном коде на магистраль анализов МАН согласно смотреть статью под номером 15.
Сбор триггеров разрядов РФП [1] и РФП [2] происходит по сигналу опроса АН42, РФП [3 ] — микропрограммно, после окончания обработки таймера РФП [4] — сигналом из каналов ввода-вывода.
Обработка прерывания центральным процессором (п. 4.3) заключается в записи в ОП по фиксированному адресу текущего слова состояния программы в качестве старого ССП, в разрядах [16/31] которого хранится код причины прерывания, и выборке из ОП по другому фиксированному адресу нового ССП. Последнее в качестве текущего записывается
в РССП (прил. 10). Таким образом, дальнейшая работа системы определяется значением нового ССП.
Программное обслуживание прерываний происходит в порядке, обратном смене ССП. Это означает, что первым обслуживается прерывание от ввода-вывода, затем внешнее, по вызову супервизора и, наконец, последним обслуживается программное прерывание.
Блок обработки прерываний реализован в одном ТЭЗ регистр прерываний «РПР».

Желательно оставить комментарий, также можно поставить трэкбек со своего блога или сайта.

Написать сообщение

Яндекс.Метрика