Магистральная организация центрального процессора и каналов ввода-вывода

Современная универсальная ЭВМ является сложным устройством, предназначенным для выполнения обширного набора операций, определяемых системой команд. При этом одинаково эффективно должны реализоваться алгоритмы таких существенно различных операций, как операции над операндами фиксированных и переменных форматов, операции побайтной обработки информации, операции команд переходов и команд преобразования чисел из одной системы счисления в другую и т. д. Каналы ввода-вывода должны обеспечивать как управление большим парком разнообразных внешних устройств, так и высокую пропускную способность при обмене информацией между внешними устройствами и оперативной памятью ЭВМ.
Эффективное выполнение разнообразных алгоритмов и высокое быстродействие машины может быть достигнуто использованием в универсальной ЭВМ специализированных процессоров, пред12 назначенных, например, для обработки чисел с плавающей запятой, десятичных чисел побайтной обработки и т. д. Однако при использовании интегральных схем малой и средней степени интеграции такой способ построения машин ведет к большим аппаратурным затратам. Кроме того, изза неизбежных простоев отдельных устройств оборудование такой машины используется недостаточно эффективно. С этой точки зрения более приемлемой является организация машины, основанная на использовании так называемых общих ресурсов, когда при выполнении любого алгоритма участвует большая часть оборудования, объединенная в существующую конфигурацию. При выполнении разных алгоритмов количество работающего оборудования и конфигурация соответствующим образом могут изменяться.
Цифровая вычислительная машина или ее устройства, например, центральный процессор (ЦП) или каналы ввода-вывода, построенные по типу общих ресурсов, в самом общем виде могут быть представлены в виде набора логических или функциональных модулей, соединенных информационными связями. Этими модулями, например, могут быть сумматоры, сдвигатели, регистры и т. п., предназначенные для обработки информации и хранения исходных данных, промежуточных или окончательных результатов. Управление работой каждого модуля осуществляется микропрограммным способом. Очевидно, что при прочих равных условиях наибольшей производительностью будет обладать такая система, все модули которой связаны друг е другом независимыми управляемыми связями. Тогда по любой микрокоманде можно осуществить пересылку информации из некоторого модуля в любой другой кратчайшим путем и, следовательно, за кратчайшее время. Кроме того, можно организовать ряд независимых передач внутри независимых групп модулей. Это позволяет реализовать быстродействующие и экономичные алгоритмы, ориентированные на максимальное распараллеливание микроопераций.
С увеличением количества модулей число связей быстро возрастает. Если учесть, что связь между двумя модулями фактически состоит из двух независимых связей — для чтения информации из модуля и для записи в него, то при N модулях потребуется связей. Кроме того, для передачи содержимого отдельных разрядов или групп разрядов (так называемых дробных передач) требуется, как правило, применение дополнительных специальных связей либо усложнение аппаратуры. То же самое можно сказать и для случаев передач с «перекосом» и «перекрестных» передач, когда группа передаваемых бит меняет свое положение в передаваемом слове информации или две половины передаваемого слова меняют свои места.

Свойство магистрали производить логическую обработку передаваемой по ней информации используется для дробных передач. В этом случае из одного модуля считывается информация, а из другого — соответствующая выбранному формату передачи маска, содержащая единицы в тех битах, которые подлежат передаче, и нули — в остальных. Таким образом, и дробные, и полные передачи осуществляются одинаковым образом с применением тех же самых связей. При этом не требуется отдельного управления частью информационного тракта. Формат передачи программируется соответствующей маской. В общем случае маска может быть не только заданной в микропрограмме, а и быть результатом вычислений, целиком зависящим от обрабатываемых исходных данных (п. 2.4).
Таким образом, в каждом такте работы можно организовать несколько трактов передачи информации. Поскольку управление осуществляется микропрограммно, то в каждом такте создается структура связей, оптимально отвечающая выполняемому алгоритмическому действию. В следующем такте работы, при выполнении другого алгоритмического действия, создается другая структура, оптимальная уже для этого действия. Внешне это выглядит так, как будто в каждом очередном такте образуется новая конфигурация блоков. Эта конфигурация изменяется с тактовой частотой машины.
Как следует из сказанного выше, магистральная организация логических модулей в принципе требует такой их реализации, чтобы чтение и запись информации производилась через один и тот же входвыход. А трехмагистральная организация требует, чтобы было три независимо управляемых входавыхода, причем по каждому входувыходу должно быть независимое управление как по записи, так и по чтению.
В ЕС1033 принята магистральная организация центрального процессора и каналов ввода-вывода. Для ее реализации была создана специальная ячейка памяти — многофункциональный логический элемент (МФЭ), получившая свое конструктивное воплощение в микросхеме К155ХЛ1 [А. с. 486376 (СССР), а. с. 624295 (СССР)]. Эта микросхема не имеет зарубежных аналогов. Она представляет собой Dтриггер с тремя информационными входамивыходами. Для записи информации в Dтриггер имеются три входа для управляющих сигналов записи, каждый вход записи для «своего» входавыхода. Аналогично для чтения информации из Dтриггера имеются три входа для управляющих сигналов чтения. Микросхема К155ХЛ1 (п. 1.5) содержит два Dтриггера с общими управляющими входами записичтения и раздельными информационными входамивыходами. Два триггера позволяют реализовать два разряда регистра.
Магистрали следует рассматривать как устройства, имеющие определенную структуру и логику работы, а не как шины, обеспечивающие гальваническую связь между схемами. В этом заклю16 чается принципиальное отличие между «общими шинами» миниЭВМ и магистралями ЕС1033. Если в первом случае шины представляют собой конструктивно систему проводов, процедура передачи информации по которым обусловлена сложной местной логикой и синхронизацией, то магистрали ЕС1033 имеют относительно простое централизованное микропрограммное управление и довольно сложное конструктивное исполнение.
Кроме связей через магистрали для некоторых узлов и регистров процессора, а также каналов ввода-вывода необходимыми оказались и прямые связи. Их использование расширяет возможности распараллеливания микроопераций. Такие узлы могут иметь или не иметь связи с информационными магистралями.
Принцип магистральной организации ЕС1033 не исчерпывается только наличием информационных магистралей, объединяющих функциональные и логические модули, а имеет многоуровневый, иерархический характер. В модулях имеются внутренние магистрали, объединяющие узлы и схемы модуля между собой. Обмен информацией между центральным процессором и каналами ввода-вывода также происходит через магистрали.

Желательно оставить комментарий, также можно поставить трэкбек со своего блога или сайта.

Написать сообщение

Яндекс.Метрика